추가 적립 안내

『디지털 논리회로: 이론 및 실험』은 논리회로의 분석 및 설계를 위하여 반드시 알아야 할 핵심적인 내용들만 발췌하여 이해하기 쉽도록 간결하게 설명하였다. 각 장에는 본문의 내용을 충실히 공부한 학생들이면 누구나 풀 수 있는 수준의 연습문제들을 수록함으로써, 개념을 명확하게 이해하는데 도움이 되도록 하였다. 또한, 이 분야의 국가자격시험인 정보처리기사 및 정보처리산업기사 시험의 유형인 객관식 문제들과 최근 5년간의 기출문제 및 풀이를 각 장별로 수록함으로써, 각종 자격시험들과 취업시험에도 대비할 수 있도록 하였다.

이 책의 특징

이 책의 특징은 논리회로의 분석 및 설계를 위하여 반드시 알아야 할 핵심적인 내용들만 발췌하여 이해하기 쉽도록 간결하게 설명하였다는 점과 한 학기 동안 마지막 장까지 공부하기에 적합하도록 분량을 조절하였다는 점이다. 이 책의 수준은 대학 및 전문대학의 컴퓨터 관련 학과들과 전기전자공학과의 ‘논리회로설계’ 강의교재로서 적절하며, 연구소나 기업체의 디지털 시스템 설계 엔지니어들에게도 직접적으로 도움이 되는 참고 서적이 될 것이다.
각 장에는 본문의 내용을 충실히 공부한 학생들이면 누구나 풀 수 있는 수준의 연습문제들을 수록함으로써, 개념을 명확하게 이해하는데 도움이 되도록 하였다. 또한, 이 분야의 국가자격시험인 정보처리기사 및 정보처리산업기사 시험의 유형인 객관식 문제들과 최근 5년간의 기출문제 및 풀이를 각 장별로 수록함으로써, 각종 자격시험들과 취업시험에도 대비할 수 있도록 하였다.

이 책의 내용

1장 디지털 시스템의 개요에서는 디지털 시스템의 개념에 대하여 설명하며, 디지털 정보의 표현 방법과 디지털 논리 연산에 대하여 소개한다. 그리고 논리 연산을 구현하는데 사용되는 논리 게이트들의 동작 원리를 분석하고, 마지막으로 디지털 IC의 종류와 패키징 방식들에 대하여 살펴본다.
2장 2진수 체계와 디지털 코드에서는 2진수, 8진수 및 16진수의 표현과 상호변환 방법에 대하여 설명하며, 2진수의 산술 연산에 대하여 살펴본다. 또한 2진수 체계에서 음수를 표현하는 방법과 그들 간의 산술 연산 방법들을 분석한다. 그리고 2진 비트들로 표현할 수 있는 각종 코드들에 대하여 알아본 다음에, 정보의 처리 및 전송과정에서 발생할 수 있는 오류를 검출 및 정정하기 위한 코드화 방식에 대하여 설명한다.
3장 논리 게이트에서는 기본적인 논리 게이트들 및 만능 게이트라고도 불리는 NAND 게이트와 NOR 게이트의 동작 특성에 대하여 설명한다. 그리고 응용 회로인 XOR 게이트에 대하여 분석하며, 논리 게이트들을 구성하는 내부 트랜지스터 회로와 그들을 집적시킨 IC 칩들의 내부 구조를 살펴본다.
4장 부울 대수에서는 디지털 시스템의 수학적 기반이 되는 부울 대수의 법칙과 규칙들을 소개하며, 그를 이용하여 논리회로를 분석 및 설계하는 방법에 대하여 설명한다. 그리고 각종 게이트들을 이용하여 부울 함수를 구현하는 방법을 공부한 다음에, 마지막으로 XOR 연산과 XNOR 연산에 대하여 살펴본다.
5장 카노프 맵을 이용한 부울 함수의 간략화에서는 부울 함수를 논리회로로 구현하기 전에 최소 형태로 간략화시키기 위한 가장 효과적인 기법인 카노프 맵의 작성과 활용 방법에 대하여 설명한다. 그리고 카노프 맵을 이용하여 각종 논리회로들을 설계하는 방법을 공부한다.
6장 조합회로의 분석과 설계에서는 조합회로의 분석 및 설계 방법에 대하여 설명한 다음에, 각종 조합회로들의 구성과 동작특성에 대하여 살펴본다. 여기에는 가산기를 비롯한 산술연산 회로들과 디코더, 비교기, 멀티플렉서 등, 각종 디지털 시스템에서 널리 사용되고 있는 조합회로들의 설계도 포함된다.
7장 순차회로의 분석과 설계에서는 먼저 순차회로의 기본 소자인 각종 래치와 플립-플롭들의 내부 구조 및 동작 특성에 대하여 살펴본다. 그런 다음에, 그 소자들을 포함하고 있는 다양한 형태의 순차회로들을 분석 및 설계하는 방법에 대하여 설명한다.
8장 카운터 및 레지스터에서는 플립-플롭의 주요 응용들인 카운터와 레지스터의 동작 특성을 살펴본 다음에, 그들을 설계하는 방법에 대하여 설명한다. 여기에서는 비동기식 및 동기식 카운터가 모두 포함되며, 데이터의 저장뿐 아니라 비트 이동 동작도 지원하는 각종 시프트 레지스터들에 대해서도 살펴본다.
9장 PLD와 FPGA에서는 게이트 배열 IC 칩들을 이용하여 대규모 논리회로를 간편하게 구현하는 방법에 대하여 설명한다. 특히 사용자 편이성을 높여주는 각종 PLD(programmable logic device)들의 내부 구성과 그들을 이용한 회로구현 절차를 살펴보고, 대규모 논리 배열들로 구성되는 FPGA(field programmable gate array)의 내부 구조를 소개한다.
부록에서는 본문에서 설명한 주요 내용들에 대하여 해당 집적회로(IC) 칩들을 이용한 실험을 직접 수행해볼 수 있도록 다양한 실험 주제들과 실험 방법을 제시하고 있다. 이 실험들은 이론 내용을 더욱 깊이 이해하는데 도움이 될 뿐 아니라, 디지털 논리회로 분야의 실무에 대비한 좋은 경험이 될 것이다.

CHAPTER 01 디지털 시스템의 개요
1.1 아날로그 신호와 디지털 신호
1.2 아날로그 시스템과 디지털 시스템
1.3 디지털 정보의 표현
1.3.1 10진수
1.3.2 2진수
1.4 디지털 논리 연산의 개념
1.4.1 AND 연산
1.4.2 OR 연산
1.4.3 NOT 연산
1.5 논리 게이트
1.5.1 AND 게이트
1.5.2 OR 게이트
1.5.3 NOT 게이트
1.6 디지털 IC
기본문제
연습문제

CHAPTER 02 2진수 체계와 디지털 코드
2.1 2진수 표현
2.2 8진수 및 16진수 표현
2.3 2진 산술 연산
2.3.1 2진 덧셈
2.3.2 2진 뺄셈
2.3.3 2진 곱셈
2.3.4 2진 나눗셈
2.4 음수 표현
2.4.1 부호화-크기 표현
2.4.2 보수 표현
2.5 2의 보수 산술 연산
2.5.1 2의 보수 덧셈
2.5.2 2의 보수 뺄셈
2.6 각종 2진 코드들
2.6.1 10진수 표현을 위한 2진 코드들
2.6.2 그레이 코드
2.6.3 ASCII 코드
2.6.4 오류 검출 코드들
기본문제
연습문제

CHAPTER 03 논리 게이트
3.1 기본 논리 게이트
3.1.1 AND 게이트
3.1.2 OR 게이트
3.2 NAND 게이트와 NOR 게이트
3.2.1 NAND 게이트
3.2.2 NOR 게이트
3.3 Exclusive-OR 게이트
3.4 논리 게이트의 내부 회로
3.4.1 RTL 및 DTL 게이트 회로
3.4.2 TTL 게이트 회로
3.4.3 MOS 게이트 회로
3.4.4 CMOS 게이트 회로
3.5 논리 게이트 IC 칩을 이용한 회로 구현
기본문제
연습문제

CHAPTER 04 부울 대수
4.1 부울 연산의 표현
4.1.1 부울 보수
4.1.2 부울 덧셈
4.1.3 부울 곱셈
4.1.4 기타 부울 함수들
4.2 부울 대수의 법칙과 규칙
4.2.1 부울 대수의 법칙
4.2.2 부울 대수의 규칙
4.2.3 드모르간의 정리
4.3 부울 대수를 이용한 논리회로의 분석
4.4 부울 대수를 이용한 논리회로의 설계
4.4.1 최소항과 최대항
4.4.2 최소항을 이용한 부울 함수의 유도
4.4.3 최대항을 이용한 부울 함수의 유도
4.4.4 부울 함수의 간략화
4.4.5 논리회로 설계의 사례
4.5 표준형 부울 함수의 표현
4.5.1 SOP 표현
4.5.2 POS 표현
4.5.3 정규형 SOP 표현과 정규형 POS 표현 간의 변환
4.6 NAND 및 NOR 게이트를 이용한 회로 구현
4.6.1 NAND 회로
4.6.2 NOR 회로
4.7 XOR 연산과 XNOR 연산
기본문제
연습문제

CHAPTER 05 카노프 맵을 이용한 부울 함수의 간략화
5.1 3-변수 카노프 맵
5.2 4-변수 카노프 맵
5.3 셀의 인접성을 이용한 간략화 방법
5.3.1 3-변수 카노프 맵을 이용한 간략화
5.3.2 4-변수 카노프 맵을 이용한 간략화
5.3.3 Prime implicants
5.4 POS 표현의 간략화
5.5 POS 표현과 SOP 표현 간의 변환
5.6 Don’t care 조건을 가진 경우의 간략화
5.7 5-변수 카노프 맵
5.8 XOR 함수에 대한 카노프 맵
기본문제
연습문제

CHAPTER 06 조합회로의 분석과 설계
6.1 조합회로의 기본 구조
6.2 조합회로의 분석
6.3 조합회로의 설계 방법
6.4 가산기
6.4.1 반가산기
6.4.2 전가산기
6.4.3 병렬 가산기
6.5 디코더
6.6 엔코더
6.6.1 10진-BCD 엔코더
6.6.2 우선순위 엔코더
6.7 그레이 코드 변환기
6.8 비교기
6.9 멀티플렉서
6.10 디멀티플렉서
6.11 산술연산 회로
6.11.1 올림수-미리보기 가산기
6.11.2 가감산기
6.11.3 BCD 가산기
6.12 패리티 발생기
기본문제
연습문제

CHAPTER 07 순차회로의 분석과 설계
7.1 래치
7.1.1 SR 래치
7.1.2 D 래치
7.2 플립-플롭
7.2.1 D 플립-플롭
7.2.2 SR 플립-플롭
7.2.3 JK 플립-플롭
7.2.4 T 플립-플롭
7.2.5 비동기적 입력 신호들
7.2.6 플립-플롭의 타이밍 특성
7.3 순차회로의 분석
7.3.1 D 플립-플롭이 포함된 순차회로의 분석
7.3.2 JK 플립-플롭이 포함된 순차회로의 분석
7.3.3 T 플립-플롭이 포함된 순차회로의 분석
7.4 순차회로의 설계
7.4.1 D 플립-플롭을 이용한 순차회로의 설계
7.4.2 JK 플립-플롭을 이용한 순차회로의 설계
7.4.3 T 플립-플롭을 이용한 순차회로의 설계
기본문제
연습문제

CHAPTER 08 카운터 및 레지스터
8.1 비동기식 카운터
8.1.1 2-비트 리플 카운터
8.1.2 4-비트 리플 카운터
8.1.3 BCD 리플 카운터
8.2 동기식 카운터
8.2.1 2-비트 동기식 카운터
8.2.2 3-비트 동기식 카운터
8.2.3 4-비트 동기식 카운터
8.2.4 병렬 적재 기능을 가진 카운터
8.2.5 업-다운 카운터
8.3 동기식 카운터의 설계
8.3.1 동기식 mod-N 카운터
8.3.2 불규칙한 시퀀스를 가지는 mod-N 카운터
8.3.3 그레이 코드 카운터
8.3.4 동기식 BCD 카운터
8.3.5 동기식 카운터의 직렬연결
8.4 레지스터
8.4.1 병렬 레지스터
8.4.2 직렬 레지스터
8.4.3 시프트 레지스터
기본문제
연습문제

CHAPTER 09 PLD와 FPGA
9.1 PLD의 개요
9.2 PROM을 이용한 회로 구현
9.3 PAL을 이용한 회로 구현
9.4 PLA를 이용한 회로 구현
9.5 CPLD
9.6 FPGA
기본문제
연습문제

부록: 실험
실험 1: 기본 게이트 회로 실험
실험 2: NAND 게이트 실험
실험 3: Exclusive-OR 게이트 실험
실험 4: 부울 함수의 간략화 효과
실험 5: 산술연산회로 실험
실험 6: 디코더 실험
실험 7: 우선순위 엔코더 실험
실험 8: 순차회로의 분석
실험 9: 비동기식(리플) 카운터
실험 10: 동기식 업-다운 카운터