추가 적립 안내

디지털 논리 회로의 설계 아이디어, 설계 과정, 모의실험 그리고 실장실험까지의 모든 전개 과정을 아주 상세하고 세부적으로 설명하는 [디지털 시스템 설계(combo2-SE)]. 다양한 디지털 논리회로를 소개하면서 기초 논리 회로를 기본으로 복잡한 디지털 회로를 설계하는 과정을 다루었다.

이 책은 ALTERA QUARTUS II를 사용한 디지털 논리 회로의 설계 실험을 위해 만들어졌다.

본 교재는 디지털 논리 회로의 설계 아이디어, 설계 과정, 모의실험 그리고 실장실험까지의 모든 전개 과정을 아주 상세하고 세부적으로 설명하고 있다. 디지털 논리 회로를 설계하고 모의실험하며 실장 실험하는데 디지털 논리에 대한 기초 지식과 전문지식은 물론이고 CAD의 도움이 반드시 필요하다. 본 교재에서 사용하는 CAD는 알테라사에서 제공하는 Quartus II 프로그램이다. 본 교재에서 소개되는 모든 디지털 논리회로는 Quartus II Tool을 이용하여 설계하고 모의실험한 다음 트레이닝 키트에 실장실험을 완료한 검증된 회로들이다. Quartus II Tool 외에 한백전자의 HBE-Combo II-SE 트레이닝 키트를 본교재의 회로를 실장 실험하는데 사용하였다.

이 책의 학습 목표

첫째는 ASIC(Application Specific Integrated Circuit)설계에 대한 지속적인 관심을 가지는 것과 ASIC 제작을 위해 반드시 필요한 FPGA(Field Programmable Gate Array), CPLD(Complex Programmable Logic Device)에 대한 전문적인 지식과 개발기술을 터득하게 하는 것이다. 둘째는 본교재의 독자들이 ASIC 기반기술을 중심으로 디지털 회로를 설계하기 위한 기본적 개념을 갖추게 하는 것이다. 셋째는 독자들이 디지털 회로설계에 대한 기본적인 개념을 갖춘 다음 어떻게 목적에 맞는 디지털 회로를 만들어 나갈 것인가를 터득하게 하는 것이다. 마지막으로 디지털 회로에 대한 개념과 설계방법을 터득한 후 CAD Tool을 활용하여 실제적인 설계과정을 직접 체험하게 하는 것이다.

이 책의 특징

첫째로 다양한 디지털 논리회로를 소개하면서 기초 논리 회로를 기본으로 복잡한 디지털 회로를 설계하는 과정을 다루었기 때문에 독자들은 단편적인 디지털 논리회로의 이해가 아닌 체계적인 디지털 논리회로 및 디지털 시스템 설계 능력을 갖추게 될 것이다. 둘째로 모든 디지털 논리회로에 대한 모의실험 과정이 포함되어 있기 때문에 회로 동작에 대한 이해를 높일 수 있고 디지털의 생명인 타이밍을 이해하는 데 도움이 될 것이다. 셋째로 트레이닝 키트의 많은 입출력 기능을 설계에 적용하였기 때문에 회로와 트레이닝 키트의 인터페이스 방법을 다양하게 터득할 수 있다.

이 책의 구성과 내용

전체 23개의 장과 3개의 부록으로 구성되어 있다.
1장과 2장에서는 트레이닝 키트의 키 입력을 4비트 2진수로 바꾸고 이를 래치하는 방법을 다루었다. 3장에서는 4비트 덧셈기 응용회로를 다루었고, 4장에서는 4비트 뺄셈기 응용회로를 다루었다. 5장에서는 4비트 덧셈기 및 뺄셈기와 유사한 BCD 덧셈기를 다루었으며, 6장과 7장에서는 디코더 및 인코더 응용회로를, 8장에서는 멀티플렉서 응용회로를, 9장에서는 비동기식 카운터 응용회로를 소개하였다. 10장에서는 동기식 카운터 설계 및 응용회로를 다루었으며, 11장에서는 링 카운터와 존슨 카운터를 소개하였다. 12장에서는 일반적으로 소개된 IC로 구성하는 카운터 응용회로를, 13장과 14장에서는 다양한 주파수 분주회로를 카운터 IC와 함께 다루었다. 15장, 16장 그리고 17장에서는 플립플롭으로 구성하는 직렬-직렬, 직렬-병렬, 병렬-병렬 레지스터 응용회로를 소개하였으며, 18장에서는 개인의 보안을 유지할 수 있는 비밀번호 입력시스템을 다루었다. 19장에서는 덧셈, 뺄셈, 곱셈 나눗셈을 처리하는 4비트 계산기 설계 방법을 소개하였고, 20장과 21장에서는 FPGA 칩 내부에 설정할 수 있는 RAM과 ROM을 응용하는 회로를 소개하였다. 22장에서는 트레이닝 키트에 외부 키보드를 연결할 수 있는 PS/2 키보드 인터페이스 응용회로를 다루었고, 23장에서는 트레이닝 키트에 있는 외부 메모리를 어떻게 활용하는가를 소개하였다.

01장 트레이닝 키트에서 입력되는 2개의 키를 래치하는 회로 설계
1.1 2개 키 입력 회로 설계하기 목표
1.2 2개 키 입력 회로 구성하기
1.2.1 2개 키 입력 회로 블록도
1.2.2 2개 키 입력 회로도
1.2.3 2개 키 입력 회로 동작원리
1.2.4 2개 키 입력 회로 동작 파형
1.2.5 2개 키 입력 회로 핀 연결
1.2.6 2개 키 입력 회로 실장실험
1.3 주요 사항 검토
1.4 연습문제

02장 트레이닝 키트에서 입력되는 4개의 키를 래치하는 회로 설계
2.1 4개 키 입력 회로 설계하기 목표
2.2 4개 키 입력 회로 구성하기
2.2.1 4개 키 입력 회로 블록도
2.2.2 4개 키 입력 회로도
2.2.3 4개 키 입력 회로 동작원리
2.2.4 4개 키 입력 회로 동작 파형
2.2.5 4개 키 입력 회로 핀 연결
2.2.6 4개 키 입력 회로 실장실험
2.3 주요 사항 검토
2.4 연습문제

03장 4비트 덧셈기를 트레이닝 키트에서 동작시키기
3.1 4비트 덧셈기 응용회로 설계 목표
3.2 4비트 덧셈기 응용회로 구성하기
3.2.1 4비트 덧셈기 응용회로 블록도
3.2.2 4비트 덧셈기 응용회로도
3.2.3 4비트 덧셈기 응용회로 동작원리
3.2.4 4비트 덧셈기 응용회로 동작 파형
3.2.5 4비트 덧셈기 핀 연결
3.2.6 4비트 덧셈기 응용회로 실장실험
3.3 주요 사항 검토
3.4 연습문제

04장 4비트 뺄셈기를 트레이닝 키트에서 동작시키기
4.1 4비트 뺄셈기 응용회로 설계 목표
4.2 4비트 뺄셈기 응용회로 구성하기
4.2.1 4비트 뺄셈기 응용회로 블록도
4.2.2 4비트 뺄셈기 응용회로도
4.2.3 4비트 뺄셈기 응용회로 동작원리
4.2.4 4비트 뺄셈기 응용회로 동작 파형
4.2.5 4비트 뺄셈기 응용회로 핀 연결
4.2.6 4비트 뺄셈기 응용회로 실장실험
4.3 주요 사항 검토
4.4 연습문제

05장 4비트 BCD(Binary Coded Decimal) 덧셈기를 트레이닝 키트에서 동작시키기
5.1 4비트 BCD 덧셈기 응용회로 설계 목표
5.2 4비트 BCD 덧셈기 응용회로 구성하기
5.2.1 4비트 BCD 덧셈기 응용회로 블록도
5.2.2 4비트 BCD 덧셈기 응용회로도
5.2.3 4비트 BCD 덧셈기 응용회로 동작원리
5.2.4 4비트 BCD 덧셈기 응용회로 동작 파형
5.2.5 4비트 BCD 덧셈기 응용회로 핀 연결
5.3 주요 사항 검토
5.4 연습문제

06장 디코더 응용회로 설계하기
6.1 디코더 응용회로 설계하기 목표
6.2 디코더 응용회로 구성하기
6.2.1 디코더 응용회로 블록도
6.2.2 디코더 응용회로도
6.2.3 디코더 응용회로 동작원리
6.2.4 디코더 응용회로 동작 파형
6.2.5 디코더 응용회로 핀 연결
6.2.6 디코더 응용회로 실장실험
6.3 주요 사항 검토
6.4 연습문제

07장 인코더 응용회로 설계하기
7.1 인코더 응용회로 설계하기 목표
7.2 인코더 응용회로 구성하기
7.2.1 인코더 응용회로 블록도
7.2.2 인코더 응용회로도
7.2.3 인코더 응용회로 동작원리
7.2.4 인코더 응용회로 동작 파형
7.2.5 인코더 응용회로 핀 연결
7.2.6 인코더 응용회로 실장실험
7.3 주요 사항 검토
7.4 연습문제

08장 멀티플렉서 응용회로 설계하기
8.1 멀티플렉서 응용회로 설계 목표
8.2 멀티플렉서 응용회로 구성하기
8.2.1 멀티플렉서 응용회로 블록도
8.2.2 멀티플렉서 응용회로의 전체 회로도
8.2.3 멀티플렉서 회로
8.2.4 Key 입력회로
8.2.5 7-세그먼트(FND) 구동회로
8.2.6 멀티플렉서 응용회로 핀 연결
8.3 주요 사항 검토
8.4 연습문제

09장 비동기식 카운터 응용회로 설계하기
9.1 비동기식 카운터 응용회로 설계 목표
9.2 비동기식 카운터 응용회로 구성하기
9.2.1 비동기식 UP 카운터 회로
9.2.2 비동기식 DOWN 카운터 회로
9.2.3 비동기식 UP/DOWN 카운터 회로
9.2.4 7-세그먼트(FND) 표시부
9.2.5 비동기식 UP/DOWN 카운터 회로 핀 연결3
9.2.6 비동기식 UP/DOWN 카운터 회로 실장실험
9.3 주요 사항 검토
9.4. 연습문제

10장 동기식 카운터 응용회로 설계하기
10.1 동기식 카운터 응용회로 설계 목표
10.2 동기식 카운터 응용회로 구성하기
10.2.1 동기식 카운터 응용회로 블록도
10.2.2 동기식 카운터 응용회로의 전체 회로도
10.2.3 동기식 카운터 회로
10.2.4 Key 입력회로
10.2.5 7-세그먼트(FND) 구동회로
10.2.6 동기식 카운터 응용회로 핀 연결
10.2.7 동기식 카운터 응용회로 실장실험
10.3 주요 사항 검토
10.4 연습문제

11장 링 존슨 카운터 회로 설계하기
11.1 링 존슨 카운터 회로 설계 목표
11.2 링 존슨 카운터 회로 구성하기
11.2.1 링 존슨 카운터 회로 블록도
11.2.2 링 존슨 카운터의 전체 회로도
11.2.3 링 카운터
11.2.4 존슨 카운터
11.2.5 링 존슨 카운터
11.2.6 기준 클럭 발생회로
11.2.7 Key 입력회로
11.2.8 7-세그먼트(FND) 구동회로
11.2.9 링 존슨 카운터 회로 핀 연결
11.2.10 링 존슨 카운터 회로 실장실험
11.3 주요 사항 검토
11.4 연습문제

12장 IC를 활용한 카운터 회로 설계하기
12.1 IC를 활용한 카운터 응용회로 설계 목표
12.2 IC를 활용한 카운터 응용회로 구성하기
12.2.1 IC를 활용한 카운터 응용회로 블록도
12.2.2 IC를 활용한 카운터 응용 회로도
12.2.3 초, 분 계수 회로(60진 카운터 : cou60)
12.2.4 시 계수 회로(24진 카운터 : cou_24)
12.2.5 기준 클럭 발생회로
12.2.6 시간 조정회로
12.2.7 7-세그먼트(FND) 표시부
12.2.8 IC를 활용한 카운터 응용회로 핀 연결
12.2.9 IC를 활용한 카운터 응용회로 실장실험
12.3 주요 사항 검토
12.4 연습문제

13장 IC를 활용한 주파수 분주 회로(24분주) 설계하기
13.1 IC를 활용한 주파수 분주(24분주)회로 설계 목표
13.2 IC를 활용한 주파수 분주(24분주)회로 구성하기
13.2.1 IC를 활용한 주파수 분주(24분주)회로 블록도
13.2.2 IC를 활용한 주파수 분주(24분주)회로의 전체 회로도
13.2.3 24분주 회로(24진 카운터 : cou_24)
13.2.4 24분주 회로 동작 파형
13.2.5 7-세그먼트(FND) 표시부
13.2.6 IC를 활용한 주파수 분주(24분주)회로 핀 연결
13.2.7 IC를 활용한 주파수 분주(24분주)회로 실장실험
13.3 주요 사항 검토
13.4 연습문제

14장 IC를 활용한 주파수 분주 회로(144분주) 설계하기
14.1 IC를 활용한 주파수 분주(144분주)회로 설계 목표
14.2 IC를 활용한 주파수 분주(144분주)회로 구성하기
14.2.1 IC를 활용한 주파수 분주(144분주)회로 블록도
14.2.2 IC를 활용한 주파수 분주(144분주)회로의 전체 회로도
14.2.3 144분주 회로(144진 카운터)
14.2.4 144분주 회로 동작 파형
14.2.5 카운터 변환회로
14.2.6 카운터 변환회로 동작 파형
14.2.7 7-세그먼트(FND) 표시부
14.2.8 IC를 활용한 주파수 분주(144분주)회로 핀 연결
14.2.9 IC를 활용한 주파수 분주(144분주)회로 실장실험
14.3 주요 사항 검토
14.4 연습문제

15장 직렬-직렬 레지스터 응용회로 설계하기
15.1 직렬-직렬 레지스터 응용회로 설계하기 목표
15.2 직렬-직렬 레지스터 응용회로 구성하기
15.2.1 직렬-직렬 레지스터 응용회로 블록도
15.2.2 직렬-직렬 레지스터 응용회로도
15.2.3 직렬-직렬 레지스터 응용회로 동작원리
15.2.4 직렬-직렬 레지스터 응용회로 동작 파형
15.2.5 직렬-직렬 레지스터 응용회로 핀 연결
15.2.6 직렬-직렬 레지스터 응용회로 실장실험
15.3 주요 사항 검토
15.4 연습문제

16장 직렬-병렬 레지스터 응용회로 설계하기
16.1 직렬-병렬 레지스터 응용회로 설계하기 목표
16.2 직렬-병렬 레지스터 응용회로 구성하기
16.2.1 직렬-병렬 레지스터 응용 블록도
16.2.2 직렬-병렬 레지스터 응용회로도
16.2.3 직렬-병렬 레지스터 응용회로 동작원리
16.2.4 직렬-병렬 레지스터 응용회로 동작 파형
16.2.5 직렬-병렬 레지스터 응용회로 핀 연결
16.2.6 직렬-병렬 레지스터 응용회로 실장실험
16.3 주요 사항 검토
16.4 연습문제

17장 병렬-병렬 레지스터 응용회로 설계하기
17.1 병렬-병렬 레지스터 응용회로 설계하기 목표
17.2 병렬-병렬 레지스터 응용회로 구성하기
17.2.1 병렬-병렬 레지스터 응용회로 블록도
17.2.2 병렬-병렬 레지스터 응용회로도
17.2.3 병렬-병렬 레지스터 응용회로 동작원리
17.2.4 병렬-병렬 레지스터 응용회로 동작 파형
17.2.5 병렬-병렬 레지스터 응용회로 핀 연결
17.2.6 병렬-병렬 레지스터 응용회로 실장실험
17.3 주요 사항 검토
17.4 연습문제

18장 비밀번호 입력시스템 회로 설계하기
18.1 비밀번호 입력시스템 회로 설계 목표
18.2 비밀번호 입력시스템 회로 구성하기
18.2.1 비밀번호 입력 시스템 회로 블록도
18.2.2 비밀번호 입력 시스템 회로도
18.2.3 비밀번호 입력 시스템 회로 동작원리
18.2.4 비밀번호 입력 시스템 회로 동작 파형
18.2.5 비밀번호 입력 시스템 회로 핀 연결
18.2.6 비밀번호 입력 시스템 회로 실장실험
18.3 주요 사항 검토
18.4 연습문제

19장 4비트 계산기 설계하기
19.1 4비트 계산기 회로 설계하기 목표
19.2 4비트 계산기 회로 구성하기
19.2.1 4비트 계산기 회로 블록도
19.2.2 4비트 계산기 회로도
19.2.3 4비트 계산기 회로 동작원리
19.2.4 4비트 계산기 회로 동작 파형
19.2.5 4비트 계산기 회로 핀 연결
19.2.6 4비트 계산기 회로 실장실험
19.3 주요 사항 검토
19.4 연습문제

20장 LPM_ROM 응용회로 설계하기
20.1 LPM_ROM 응용회로 설계 목표
20.2 LPM_ROM 응용회로 구성하기
20.2.1 LPM_ROM 응용회로 블록도
20.2.2 LPM_ROM 응용회로도
20.2.3 LPM_ROM 응용회로 동작원리
20.2.4 LPM_ROM 응용회로 동작 파형
20.2.5 LPM_ROM 응용회로 핀 연결
20.2.6 LPM_ROM 응용회로 실장실험
20.3 주요 사항 검토
20.4 연습문제

21장 LPM_RAM 응용회로 설계하기
21.1 LPM_RAM 응용회로 설계 목표
21.2 LPM_RAM 응용회로 구성하기
21.2.1 LPM_RAM 응용회로 블록도
21.2.2 LPM_RAM 응용회로도
21.2.3 LPM_RAM 응용회로 동작원리
21.2.4 LPM_RAM 응용회로 동작 파형
21.2.5 LPM_RAM 응용회로 핀 연결
21.2.6 LPM_RAM 응용회로 실장실험
21.3 주요 사항 검토
21.4 연습문제

22장 PS/2 키보드 인터페이스회로 설계하기
22.1 PS/2 키보드 인터페이스 회로 설계 목표
22.2 PS/2 키보드 인터페이스 회로 구성하기
22.2.1 PS/2 키보드 인터페이스 회로 블록도
22.2.2 PS/2 키보드 인터페이스 회로도
22.2.3 PS/2 키보드 인터페이스 회로 동작원리
22.2.4 PS/2 키보드 인터페이스 회로 동작 파형
22.2.5 PS/2 키보드 인터페이스 회로 핀 연결
22.2.6 PS/2 키보드 인터페이스 회로 실장실험
22.3 주요 사항 검토
22.4 연습문제

23장 트레이닝 키트의 외부 메모리 쓰기 읽기회로 설계하기
23.1 외부 메모리 쓰기/읽기 회로 설계 목표
23.2 외부 메모리 쓰기/읽기 회로 구성하기
23.2.1 외부 메모리 쓰기/읽기 회로 블록도
23.2.2 외부 메모리 쓰기/읽기 회로도
23.2.3 외부 메모리 쓰기/읽기 회로 동작원리
23.2.4 외부 메모리 쓰기/읽기 회로 동작 파형
23.2.5 외부 메모리 쓰기/읽기 회로 핀 연결
23.2.6 외부 메모리 쓰기/읽기 회로 실장실험
23.3 주요 사항 검토
23.4 연습문제

부록
01 Quartus II 프로그램 사용법
02 Quartus II 프로그램과 USB blaster 디바이스 드라이버 설치
03 HBE-Combo II-SE 트레이닝 키트 사용방법