±¹³»µµ¼
Àü°øµµ¼/´ëÇб³Àç
°øÇаè¿
±â°è°øÇÐ
Á¤°¡ |
36,000¿ø |
---|
36,000¿ø
1,080P (3%Àû¸³)
ÇÒÀÎÇýÅÃ | |
---|---|
Àû¸³ÇýÅà |
|
|
|
Ãß°¡ÇýÅÃ |
|
À̺¥Æ®/±âȹÀü
¿¬°üµµ¼
»óÇ°±Ç
ÀÌ»óÇ°ÀÇ ºÐ·ù
Ã¥¼Ò°³
VerilogÀ» ÀÌ¿ëÇÑ FPGA ¼³°è ¹æ¹ýÀ» ÀÍÇô ´Ù¾çÇÑ ½Ã½ºÅÛ ¼³°è¿¡ Àû¿ëÇÒ ¼ö ÀÖµµ·Ï µµ¿ÍÁÖ´Â ¡ºµðÁöÅÐ ½Ã½ºÅÛ ¼³°è¡». ³í¸®È¸·ÎÀÇ ±âº» °³³äÀ» º¹½ÀÇÒ ¼ö ÀÖ´Â ³»¿ëºÎÅÍ Verilog ±âÃʸ¦ ½ÃÀÛÀ¸·Î ÇÏ¿©, FPGA µð¹ÙÀ̽º ±¸Á¶¸¦ ¼³¸íÇÏ°í ¿©·¯ Àå¿¡ °ÉÃÄ ´Ù¾çÇÏ°í ½ÇÁúÀûÀÎ Verilog ¼³°è ¿¹Á¦¸¦ ÀÍÈù ´ÙÀ½, °£·«ÈµÈ MIPS ÇÁ·Î¼¼¼±îÁö ¼³°èÇغ¸µµ·Ï ±¸¼ºµÇ¾î ÀÖ´Ù.
ÃâÆÇ»ç ¼Æò
VerilogÀÇ »ç¿ë°ú FPGA¸¦ ¼³°è´Â ÃÖ±Ù Çб³¿Í ¿£Áö´Ï¾î¸µ ÇʵåÀÇ µðÁöÅÐ ½Ã½ºÅÛ ¼³°è¿¡¼ Çʼö ºÒ°¡°áÀÇ Áß¿äÇÑ °úÁ¤ÀÌ µÇ¾ú´Ù. º»¼´Â ¾î´À Á¤µµ ¼öÁØ ÀÌ»óÀÇ ÇлýÀ̳ª ¿£Áö´Ï¾îµéÀº È¥ÀÚ¼µµ ÀÍÈú ¼ö ÀÖµµ·Ï ü°èÀûÀÌ°í ¸¹Àº ¼³°è ¿¹Á¦°¡ µé¾îÀÖ´Ù. µû¶ó¼ ÀÌ Ã¥À» ÅëÇØ VerilogÀ» ÀÌ¿ëÇÑ FPGA ¼³°è ¹æ¹ýÀ» ÀÍÇô ´Ù¾çÇÑ ½Ã½ºÅÛ ¼³°è¿¡ Àû¿ëÇÒ ¼ö ÀÖ´Â ´É·ÂÀ» ±â¸£±â¸¦ ¹Ù¶õ´Ù.
1Àå¿¡¼´Â ³í¸®È¸·ÎÀÇ ±âº» °³³äÀ» º¹½ÀÇÒ ¼ö ÀÖµµ·Ï Çß°í, 2ÀåÀÇ Verilog ±âÃʸ¦ ½ÃÀÛÀ¸·Î ÇÏ¿©, 3Àå¿¡¼ FPGA µð¹ÙÀ̽º ±¸Á¶¸¦ ¼³¸íÇÑ´Ù. 4Àå ÀÌÈÄ ¿©·¯ Àå¿¡ °ÉÃÄ ´Ù¾çÇÏ°í ½ÇÁúÀûÀÎ Verilog ¼³°è ¿¹Á¦¸¦ ÀÍÈù ´ÙÀ½, °£·«ÈµÈ MIPS ÇÁ·Î¼¼¼±îÁö ¼³°èÇغ¸µµ·Ï ±¸¼ºµÇ¾î ÀÖ´Ù. 10Àå¿¡¼´Â µðÁöÅÐ Å×½ºÆ®¿¡ °üÇÑ ³»¿ëÀ» º¸°ÇÏ¿© ÀüüÀûÀ¸·Î Á» ´õ ´Ù¾çÇÏ°í ±íÀÌ ÀÖ´Â ¼³°è ¿¹Áö¸¦ ½Ç½ÀÇÒ ¼ö ÀÖµµ·Ï ±¸¼ºÇß´Ù.
ÀÌ Ã¥À» ±³Àç·Î »ç¿ëÇÏ¿© °ÀÇÇÒ °æ¿ì ½Ç½À°ú º´ÇàÇϸé ÇлýµéÀ̳ª ¿£Áö´Ï¾îµéÀÇ ÇнÀÀ» ±Ø´ëÈÇÒ ¼ö ÀÖÀ» °ÍÀ¸·Î »ý°¢µÈ´Ù. ½Ã°£ÀÌ ÃæºÐÇϸé 2Çб⿡ °ÉÃÄ ÁøÇàÇصµ ÁÁÀ» °Í °°´Ù. Çлýµé¿¡°Ô ´Ù¾çÇÑ ¼³°è ¼÷Á¦, ÇÁ·ÎÁ§Æ®¸¦ ÇÒ´çÇÏ¿© ½ÇÁúÀûÀÎ Verilog ÄÚµù ±â¹ý°ú FPGA¿¡ ±¸Çö °ËÁõÇÏ´Â °úÁ¤±îÁö ÇÒ ¼ö ÀÖµµ·Ï ±³À°ÇÏ¸é ¸¹Àº ºÎºÐ ½ÇÁ¦ ¿£Áö´Ï¾î¸µ Çʵ忡 Àû¿ëÇÒ ¼ö ÀÖÀ» °ÍÀ¸·Î »ý°¢µÈ´Ù.
¸ñÂ÷
01 ³í¸® ¼³°è ±âÃÊ
1.1 Á¶ÇÕ³í¸®È¸·Î
1.2 ºÎ¿ï ´ë¼ö¿Í ´ë¼öÀû ´Ü¼øÈ
1.3 Ä«³ë ¸Ê
1.4 NAND¿Í NOR °ÔÀÌÆ®¸¦ »ç¿ëÇÑ ¼³°è
1.5 Á¶ÇÕȸ·ÎÀÇ ÇØÀúµå
1.6 Çø³Ç÷Ӱú ·¡Ä¡
1.7 ¹Ð¸® ¼øÂ÷ȸ·Î ¼³°è
1.8 ¹«¾î ¼øÂ÷ȸ·Î ¼³°è
1.9 µî°¡ »óÅÂ¿Í »óÅÂÇ¥ÀÇ Ãà¼Ò
1.10 ¼øÂ÷ȸ·ÎÀÇ Å¸À̹Ö
1.11 »ï»óÅ ³í¸®¿Í ¹ö½º
02 Verilog ¼Ò°³
2.1 ÄÄÇ»ÅÍ Áö¿ø ¼³°è
2.2 Çϵå¿þ¾î ¼¼ú ¾ð¾î
2.3 Verilog¸¦ ÀÌ¿ëÇÑ Á¶ÇÕȸ·Î ±â¼ú ¹æ¹ý
2.4 Verilog ¸ðµâ
2.5 Verilog ÁöÁ¤ ÇÒ´ç
2.6 ¼øÂ÷ ÁøÇà ÁöÁ¤¹®
2.7 always ºí·ÏÀ» ÀÌ¿ëÇÑ Çø³ÇÃ·Ó ¸ðµ¨¸µ
2.8 À̺¥Æ® Á¦¾î¸¦ ÅëÇÑ always ºí·Ï
2.9 VerilogÀÇ Áö¿¬ ½Ã°£
2.10 Verilog ÄÚµåÀÇ ÄÄÆÄÀÏ·¹À̼Ç, ½Ã¹Ä·¹À̼Ç, ÇÕ¼º
2.11 Verilog µ¥ÀÌÅÍ Å¸ÀÔ°ú ¿¬»êÀÚ
2.12 °£´ÜÇÑ ÇÕ¼º ¿¹Á¦
2.13 ¸ÖƼÇ÷º¼ÀÇ Verilog ¸ðµ¨
2.14 Verilog always ¹®À» ÀÌ¿ëÇÑ ·¹Áö½ºÅÍ¿Í Ä«¿îÅÍÀÇ ¸ðµ¨¸µ
2.15 µ¿ÀÛÀû Verilog¿Í ±¸Á¶Àû Verilog
2.16 »ó¼ö
2.17 ¾î·¹ÀÌ
2.18 VerilogÀÇ ·çÇÁ
2.19 Verilog ¸ðµ¨ Å×½ºÆ®
2.20 ±â¾ïÇØ¾ß ÇÒ »çÇ×
03 ÇÁ·Î±×·¡¸Óºí ·ÎÁ÷ µð¹ÙÀ̽º ¼Ò°³
3.1 ÇÁ·Î±×·¡¸Óºí ·ÎÁ÷ µð¹ÙÀ̽ºÀÇ °£´ÜÇÑ °³¿ä
3.2 °£´ÜÇÑ ÇÁ·Î±×·¡¸Óºí ·ÎÁ÷ µð¹ÙÀ̽º
3.3 º¹ÀâÇÑ ÇÁ·Î±×·¡¸Óºí ·ÎÁ÷ µð¹ÙÀ̽º(CPLD)
3.4 Çʵå ÇÁ·Î±×·¡¸Óºí ·ÎÁ÷ µð¹ÙÀ̽º(FPGA)
04 ¼³°è ¿¹Á¦
4.1 BCD-7¼¼±×¸ÕÆ® µð½ºÇ÷¹ÀÌ µðÄÚ´õ
4.2 BCD °¡»ê±â
4.3 32ºñÆ® °¡»ê±â
4.4 ½ÅÈ£µî Á¦¾î±â
4.5 Á¦¾îȸ·ÎÀÇ »óÅ ±×·¡ÇÁ
4.6 ½ºÄھµå¿Í Á¦¾î±â
4.7 µ¿±âÈ¿Í µð¹Ù¿î½Ì
4.8 ½ÃÇÁÆ®¿Í ´õÇϱ⠵¿ÀÛ °ö¼À±â
4.9 ¾î·¹ÀÌ °ö¼À±â
4.10 ºÎÈ£ ÀÖ´Â Á¤¼ö/¼Ò¼ö °ö¼À±â
4.11 Å°ÆÐµå ½ºÄ³³Ê
4.12 ÀÌÁø ³ª´°¼À±â
05 SM Â÷Æ®¿Í ¸¶ÀÌÅ©·ÎÇÁ·Î±×·¡¹Ö
5.1 »óÅ ¸Ó½Å Â÷Æ®
5.2 SM Â÷Æ®ÀÇ À¯µµ
5.3 SM Â÷Æ®ÀÇ ±¸Çö
5.4 ÁÖ»çÀ§ °ÔÀÓÀÇ ±¸Çö
5.5 ¸¶ÀÌÅ©·ÎÇÁ·Î±×·¡¹Ö
5.6 ¿¬°áµÈ »óÅ ¸Ó½Å
06 FPGA¸¦ ÀÌ¿ëÇÑ ¼³°è
6.1 FPGA¿¡¼ÀÇ ÇÔ¼ö ±¸Çö
6.2 »þ³í ºÐÇظ¦ »ç¿ëÇÑ ÇÔ¼ö ±¸Çö
6.3 FPGAÀÇ Ä³¸® üÀÎ
6.4 FPGA¿¡¼ÀÇ Ä³½ºÄÉÀ̵å üÀÎ
6.5 »ó¾÷¿ë FPGAÀÇ ·ÎÁ÷ ºí·Ï ¿¹
6.6 FPGA¿¡ ³»ÀåµÈ Àü¿ë ¸Þ¸ð¸®
6.7 FPGA¿¡ ³»ÀåµÈ Àü¿ë °ö¼À±â
6.8 ÇÁ·Î±×·¡¹Ö ºñ¿ë
6.9 FPGA¿Í one-hot »óÅÂ ÇÒ´ç
6.10 FPGA ¿ë·®: ÃÖ´ë °ÔÀÌÆ® ¼ö vs. »ç¿ë °¡´ÉÇÑ °ÔÀÌÆ® ¼ö
6.11 ¼³°è º¯È¯(ÇÕ¼º)
6.12 ¸ÅÇÎ, ¹èÄ¡, ¹è¼±
07 ºÎµ¿¼Ò¼öÁ¡ ¿¬»ê
7.1 ºÎµ¿¼Ò¼öÁ¡ ¼öÀÇ Ç¥Çö
7.2 ºÎµ¿¼Ò¼öÁ¡ °ö¼À
7.3 ºÎµ¿¼Ò¼öÁ¡ µ¡¼À
7.4 ±× ¿Ü ºÎµ¿¼Ò¼öÁ¡ ¿¬»ê
08 VerilogÀÇ Ãß°¡ ÁÖÁ¦
8.1 Verilog ÇÔ¼ö
8.2 Verilog ÀÛ¾÷
8.3 ´ÙÁß °ª ³í¸®¿Í ½ÅÈ£ ºÐÇØ
8.4 ³»ÀåµÈ ÇÁ¸®¹ÌƼºê
8.5 »ç¿ëÀÚ Á¤ÀÇ ÇÁ¸®¹ÌƼºê
8.6 SRAM ¸ðµ¨
8.7 SRAM Àбâ/¾²±â ½Ã½ºÅÛ ¸ðµ¨
8.8 °ÔÀÌÆ®ÀÇ »ó½Â ¹× ÇÏ° Áö¿¬ ½Ã°£
8.9 º¯¼ö¸í ¿¬°è
8.10 generate ¹®
8.11 ½Ã½ºÅÛ ÇÔ¼ö
8.12 ÄÄÆÄÀÏ·¯ Áö½Ã¾î
8.13 ÆÄÀÏ I/O ÇÔ¼ö
8.14 ŸÀÌ¹Ö È®ÀÎ
09 RISC ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼ ¼³°è
9.1 RISC öÇÐ
9.2 MIPS ISA
9.3 MIPS ¸í·É¾î ÀÎÄÚµù
9.4 MIPS ÀϺκР±¸Çö
9.5 Verilog ¸ðµ¨
10 Çϵå¿þ¾î Å×½ºÆ®¿Í Å×½ºÆ®¸¦ À§ÇÑ ¼³°è
10.1 Á¶ÇÕȸ·Î Å×½ºÆ®
10.2 ¼øÂ÷ȸ·Î Å×½ºÆ®
10.3 ÁÖ»ç Å×½ºÆ®
10.4 °æ°è ÁÖ»ç
10.5 ³»ÀåÇü ÀÚ±â Å×½ºÆ®
ºÎ·Ï A Verilog ¾ð¾î ¿ä¾à
ºÎ·Ï B Å°¿öµå ¸ñ·Ï(Verilog IEEE Standard 2005)
Âü°í¹®Çå
ã¾Æº¸±â
ÀúÀÚ¼Ò°³
»ý³â¿ùÀÏ | - |
---|
ÇØ´çÀÛ°¡¿¡ ´ëÇÑ ¼Ò°³°¡ ¾ø½À´Ï´Ù.
»ý³â¿ùÀÏ | - |
---|
ÇØ´çÀÛ°¡¿¡ ´ëÇÑ ¼Ò°³°¡ ¾ø½À´Ï´Ù.
ÁÖ°£·©Å·
´õº¸±â»óÇ°Á¤º¸Á¦°ø°í½Ã
À̺¥Æ® ±âȹÀü
Àü°øµµ¼/´ëÇб³Àç ºÐ¾ß¿¡¼ ¸¹Àº ȸ¿øÀÌ ±¸¸ÅÇÑ Ã¥
ÆǸÅÀÚÁ¤º¸
»óÈ£ |
(ÁÖ)±³º¸¹®°í |
---|---|
´ëÇ¥ÀÚ¸í |
¾Èº´Çö |
»ç¾÷ÀÚµî·Ï¹øÈ£ |
102-81-11670 |
¿¬¶ôó |
1544-1900 |
ÀüÀÚ¿ìÆíÁÖ¼Ò |
callcenter@kyobobook.co.kr |
Åë½ÅÆǸž÷½Å°í¹øÈ£ |
01-0653 |
¿µ¾÷¼ÒÀçÁö |
¼¿ïƯº°½Ã Á¾·Î±¸ Á¾·Î 1(Á¾·Î1°¡,±³º¸ºôµù) |
±³È¯/ȯºÒ
¹ÝÇ°/±³È¯ ¹æ¹ý |
¡®¸¶ÀÌÆäÀÌÁö > Ãë¼Ò/¹ÝÇ°/±³È¯/ȯºÒ¡¯ ¿¡¼ ½Åû ¶Ç´Â 1:1 ¹®ÀÇ °Ô½ÃÆÇ ¹× °í°´¼¾ÅÍ(1577-2555)¿¡¼ ½Åû °¡´É |
---|---|
¹ÝÇ°/±³È¯°¡´É ±â°£ |
º¯½É ¹ÝÇ°ÀÇ °æ¿ì Ãâ°í¿Ï·á ÈÄ 6ÀÏ(¿µ¾÷ÀÏ ±âÁØ) À̳»±îÁö¸¸ °¡´É |
¹ÝÇ°/±³È¯ ºñ¿ë |
º¯½É ȤÀº ±¸¸ÅÂø¿À·Î ÀÎÇÑ ¹ÝÇ°/±³È¯Àº ¹Ý¼Û·á °í°´ ºÎ´ã |
¹ÝÇ°/±³È¯ ºÒ°¡ »çÀ¯ |
·¼ÒºñÀÚÀÇ Ã¥ÀÓ ÀÖ´Â »çÀ¯·Î »óÇ° µîÀÌ ¼Õ½Ç ¶Ç´Â ÈÑ¼ÕµÈ °æ¿ì ·¼ÒºñÀÚÀÇ »ç¿ë, Æ÷Àå °³ºÀ¿¡ ÀÇÇØ »óÇ° µîÀÇ °¡Ä¡°¡ ÇöÀúÈ÷ °¨¼ÒÇÑ °æ¿ì ·º¹Á¦°¡ °¡´ÉÇÑ »óÇ° µîÀÇ Æ÷ÀåÀ» ÈѼÕÇÑ °æ¿ì ·½Ã°£ÀÇ °æ°ú¿¡ ÀÇÇØ ÀçÆǸŰ¡ °ï¶õÇÑ Á¤µµ·Î °¡Ä¡°¡ ÇöÀúÈ÷ °¨¼ÒÇÑ °æ¿ì ·ÀüÀÚ»ó°Å·¡ µî¿¡¼ÀÇ ¼ÒºñÀÚº¸È£¿¡ °üÇÑ ¹ý·üÀÌ Á¤ÇÏ´Â ¼ÒºñÀÚ Ã»¾àöȸ Á¦ÇÑ ³»¿ë¿¡ ÇØ´çµÇ´Â °æ¿ì |
»óÇ° Ç°Àý |
°ø±Þ»ç(ÃâÆÇ»ç) Àç°í »çÁ¤¿¡ ÀÇÇØ Ç°Àý/Áö¿¬µÉ ¼ö ÀÖÀ½ |
¼ÒºñÀÚ ÇÇÇغ¸»ó |
·»óÇ°ÀÇ ºÒ·®¿¡ ÀÇÇÑ ±³È¯, A/S, ȯºÒ, Ç°Áúº¸Áõ ¹× ÇÇÇغ¸»ó µî¿¡ °üÇÑ »çÇ×Àº¼ÒºñÀÚºÐÀïÇØ°á ±âÁØ (°øÁ¤°Å·¡À§¿øȸ °í½Ã)¿¡ ÁØÇÏ¿© ó¸®µÊ ·´ë±Ý ȯºÒ ¹× ȯºÒÁö¿¬¿¡ µû¸¥ ¹è»ó±Ý Áö±Þ Á¶°Ç, ÀýÂ÷ µîÀº ÀüÀÚ»ó°Å·¡ µî¿¡¼ÀǼҺñÀÚ º¸È£¿¡ °üÇÑ ¹ý·ü¿¡ µû¶ó ó¸®ÇÔ |
(ÁÖ)ÀÎÅÍÆÄÅ©Ä¿¸Ó½º´Â ȸ¿ø´ÔµéÀÇ ¾ÈÀü°Å·¡¸¦ À§ÇØ ±¸¸Å±Ý¾×, °áÁ¦¼ö´Ü¿¡ »ó°ü¾øÀÌ (ÁÖ)ÀÎÅÍÆÄÅ©Ä¿¸Ó½º¸¦ ÅëÇÑ ¸ðµç °Å·¡¿¡ ´ëÇÏ¿©
(ÁÖ)KGÀ̴Ͻýº°¡ Á¦°øÇÏ´Â ±¸¸Å¾ÈÀü¼ºñ½º¸¦ Àû¿ëÇÏ°í ÀÖ½À´Ï´Ù.
¹è¼Û¾È³»
±³º¸¹®°í »óÇ°Àº Åùè·Î ¹è¼ÛµÇ¸ç, Ãâ°í¿Ï·á 1~2Àϳ» »óÇ°À» ¹Þ¾Æ º¸½Ç ¼ö ÀÖ½À´Ï´Ù.
Ãâ°í°¡´É ½Ã°£ÀÌ ¼·Î ´Ù¸¥ »óÇ°À» ÇÔ²² ÁÖ¹®ÇÒ °æ¿ì Ãâ°í°¡´É ½Ã°£ÀÌ °¡Àå ±ä »óÇ°À» ±âÁØÀ¸·Î ¹è¼ÛµË´Ï´Ù.
±ººÎ´ë, ±³µµ¼Ò µî ƯÁ¤±â°üÀº ¿ìü±¹ Åù踸 ¹è¼Û°¡´ÉÇÕ´Ï´Ù.
¹è¼Ûºñ´Â ¾÷ü ¹è¼Ûºñ Á¤Ã¥¿¡ µû¸¨´Ï´Ù.