추가 적립 안내

『알기 쉬운 디지털 논리회로 설계: 이론, 예제와 실습』은 디지털 논리회로를 설계하기 위한 구성 요소 및 설계 방법을 포괄적으로 다룬 책이다. 디지털 시스템을 설계하는 데 있어서 필요로 하는 논리 소자 및 회로에 대한 이해를 통해 효과적인 디지털 회로 설계 기법을 보여주고 있다.

저자 머리말

본 교재는 디지털 논리회로를 설계하기 위한 구성 요소 및 설계 방법을 포괄적으로 다룬다. 다시 말하면, 디지털 시스템을 설계하는 데 있어서 필요로 하는 논리 소자 및 회로에 대한 이해를 통하여 효과적인 디지털 회로 설계 기법을 다룬다. 논리회로 설계란 초고밀도 집적회로(VLSI : Very Large Scaled Integrated Circuit)를 구현하는데 있어서 논리기능을 구현하기 위한 간편한 표현 방식을 제공한다. 그러한 표현 방식을 이용하여, 논리회로 최적화 기법이 수행되어 면적을 최소화하고, 성능을 극대화하고, 전력소모를 줄일 수 있게 된다. 논리회로 설계가 어떤 일을 하는 것인지 이해를 돕기 위해 퍼즐 조각(또는 레고 블록)을 맞추어 원하는 퍼즐 모양을 완성해 나가는 과정에 비유해 보자. 디지털 논리회로를 구성하는 단위 소자(게이트(gate)라고 함)는 퍼즐 조각으로 비유할 수 있다. 본 과목에서는 이처럼 게이트와 같은 작은 소자를 적절히 효과적으로 구성하여 최적의 디지털 논리회로를 만들어 내는 과정을 공부하게 된다.
디지털 논리회로는 컴퓨터 설계(CPU, 버스, 주변 회로), 네트워킹 또는 통신 시스템(전화기, 모뎀, 라우터), 기타 내장형(Embedded) 제품들(자동차용, 의료기구,난감용, 가전제품용, 오락 및 교육용) 등 널리 알려진 응용 분야의 하드웨어 설계에 활용될 뿐만 아니라, 그 응용 분야는 아주 넓어서 인류의 삶의 질을 향상시키기 위한 창의적인 전자 제품에 모두 활용된다고 볼 수 있다.
이러한 디지털 논리회로 설계 과목은 대학의 전기전자공학 및 컴퓨터 공학 하드웨어 관련 과목의 필수과목으로 주로 사용된다. 논리회로가 필수과목으로 사용되는 이유는 다음과 같다.
첫째, 논리회로가 모든 현대 전기전자제품의 제어 및 컴퓨팅 도구의 구현을 위한 기초 수단으로 사용되기 때문이다. 논리회로는 시스템을 구현하기 위한 설계 표현방식으로 ‘게이트’라고 불리는 작은 논리 소자들을 사용하여 구성한다. 그러한 게이트들을 이용하여 사용자가 원하는 최적 설계(논리회로의 면적, 비용, 전력소모 및 신호전달 속도 등에 대한)를 제공하기 위한 기초적인 설계 모델 및 최적화 알고리즘을 익히게 하는 과목이 바로 논리회로 설계이다.
둘째, 논리회로란 ‘논리’, 즉 사람의 생각 및 아이디어가 물리적인 하드웨어로 변환되기 직전까지의 추상적인 회로를 말한다. 따라서 엔지니어가 논리적인 사고 방식을 갖도록 도움을 주는 기초 학문이라고 말할 수 있다.
마지막으로는 논리회로 설계를 공부함으로써 하드웨어가 소프트웨어와 어떻게 다른지를 이해할 수 있다. 하드웨어가 소프트웨어와 다른 점은 하드웨어는 내재적인 병렬처리가 가능하다는 것이다. 다시 말하면 하드웨어에서는 덧셈기, 곰셈기 등과 같은 컴퓨팅 연산자를 설계할 때 병렬처리를 이용하여 고속 처리가 가능하도록 설계할 수 있다. 최근의 디지털 시스템 설계는 소프트웨어와 하드웨어를 통합하여 설계하는 방법이 주를 이루고 있다. 이러한 설계방법을 소프트웨어 하드웨어 통합설계라고 부른다. 고속 수행이 필요한 핵심 코어들은 병렬처리를 위하여 하드웨어(특정 응용분야에 특화된 고정된 회로를 말함)로 설계하고, 나머지 제어부분은 설계가 편리하여 빠른 시간 내에 설계가 가능한 소프트웨어(병렬처리가 제한적인 프로그래밍이 가능한 범용 프로세서를 의미함)로 처리하는 것이 보통이다. 하드웨어 설계 시에는 병렬처리를 통해서 면적이 늘어나게 되는데, 면적이 너무 커지는 것을 방지하기 위하여, 면적 제약조건을 고려하여 병렬성을 극대화하는 것이 중요하게 된다.
또한 C 또는 C++로 작성된 소프트웨어 프로그램을 하드웨어로 구현할 때는 병렬처리가 가능하므로, 그 점을 인식하여 소프트웨어 개발자는, 하드웨어 개발자와 긴밀히 협력하여, 병렬성을 고려한 소프트웨어 알고리즘을 개발하는 것도 중요한 요소가 된다.
논리회로를 설계할 때 설계하고자 하는 아이디어를 여러 가지 방법으로 표현하는 것이 가능할 것이다. 이것은 여러 나라에서 여러 가지 고유 언어를 사용하는 것과 비유될 수 있다. 컴퓨터에서도 설계 목적에 따라 여러 가지 방법으로 표현되는 언어를 사용한다. 그러한 표현 방법들에는 불리언 대수(Boolean algebra), 회로도(schematic), 진리표(Truth Table), 카노 맵(Karnaugh map), 하드웨어 언어(VHDL, Verilog) 등이 있다.
본 교재에서는 그러한 표현 방법들을 이용한 논리회로의 최소화, 상태도, 타이밍 문제들을 다루고, 디지털 회로 설계 시 최적해를 제공하는 설계 자동화(Computer Aided Design) 알고리즘에 대해서 알아 본다. 그 밖에 조합회로의 연산 장치, 순차회로에서 사용하는 기억 장치 등에 대해서도 알아 본다. 또한 산업체에서 사용하는 CAD 시뮬레이션 툴의 학생용 공개 버전을 인터넷에서 다운로드 받아 실험으로 운영할 수 있는 실습내용이 포함되어 있다.

본 교재의 구성은 다음과 같다.

1장 디지털 시스템 설계 개요
2장 디지털 시스템 설계 프로세스
3장 디지털 논리회로 표현 방식
4장 디지털 논리 게이트의 종류 및 구조
5장 논리 최소화의 기초
6장 2-레벨 논리 최소화 알고리즘
7장 멀티-레벨 논리 합성
8장 지연시간과 타이밍
9장 조합논리회로의 구현 기술
10장 논리 연산 회로
11장 플립플롭, 레지스터와 클록
12장 유한상태 머신
부록 1 Modelsim_6.2g_webpack_설치매뉴얼
부록 2 HDL 실습 예제
부록 3 문제기반학습(Problem-Based Learning) 소개

본 교재를 활용할 수 있는 과목으로는 논리회로, 디지털 설계, 디지털 시스템이 있으며, 집적회로 설계, VLSI 설계, 컴퓨터 구조, SoC 설계, SoC구조, 저전력 설계
등의 선수과목으로 사용할 수 있다.
본 교재는 대학의 전기 및 전자공학과, 정보통신공학과, 제어계측공학과, 컴퓨터 공학과, 임베디드 시스템학과에서 사용 가능하며, 중소·대기업, 연구소의 신입사원 교육용으로 활용 가능하다. 본 과목은 대학이 특성에 맞추어 위의 다양한 주제를 적당히 선별하여 사용할 수 있다. 또한 실습을 포함하여 한 학기 또는 두 학기 과목으로도 사용할 수 있도록 충분한 내용을 포함하였다. 이론적인 내용의 이해를 돕기 위하여 다양한 예제를 충분히 사용하였으며 간결하고 이해하기 쉽도록 딱딱한 문체를 배제하고 실제 강의실에서 강의하는 식의 문장을 사용하도록 노력하였다.
본 과목을 공부하기 전에 들어 두어야 할 선수과목이 별도로 필요하지 않도록 배경지식에 관한 기초 자료들을 포함하였다.
실험 과제는 설계 검증 CAD 소프트웨어를 이용하여 아래와 같은 실습을 할 수 있도록 준비하였다.

Lab 1: 조합 논리회로의 설계
- 8×3 인코더
- 3×8 디코더
- 시프터

Lab 2: 순차 논리회로의 설계
- 4비트 이진 업카운터
- 로드 기능을 가지는 4비트 업다운 카운터

Lab 3: 상태 머신의 설계
- ‘10’시퀀스 디텍터

Lab 4: 응용회로
- 짝수 패리티 발생기
- 산술논리 연산장치

실습 과정을 통하여 디지털 설계에 대한 많은 흥미를 가질 수 있도록 하였다. 실제 산업체에서 사용하는 설계 방식을 체험할 수 있는 기회를 부여하였기 때문에 본 과목을 이수한 학생은 관련업체 취업 시 유리한 조건을 갖추게 된다.
또한 실습과정에 활용하도록 하기 위하여 문제 기반 학습(problem-based Learning)과정 운용 방법을 소개하였다.
이 교재는 저자가 대학에서 강의에 사용한 자료들을 정리 보완하여 학생들의 이해가 쉽도록 만들었다. 그간 대학에서는 국제화의 추세에 따라 원어(영어)강의를 통하여 영어로 된 원서를 사용하는 것을 선호하였으나, 그간의 강의를 회고해 보면 사실 학생들이 복잡한 이론들을 원어를 통하여 이해하는 것이 쉽지 않았을 것으로 생각된다. 따라서 원서를 읽을 때 함께 읽거나 교재로 사용할 수 있도록 강의하는 식의 문체로 이해가 쉽게 설명하도록 노력하였고, 충분한 예제와 연습문제를 수록하여 다소 복잡한 알고리즘들을 이해하는데 이 책 한 권이면 충분하도록 최대한의 노력을 기울였다. 또한 졸업 후 관련 기업체에 취업하면 바로 현업에 활용할 수 있도록 CAD 소프트웨어와 하드웨어 기술 용어인 VHDL을 통한 실습을 포함시켰다. 이 책 한 권을 통하여 학생들이 조금이나마 즐겁고 알찬 대학 시절, 그리고 무엇보다 본인이 희망하는 직장에 취업되는데 큰 도움이 되기를 바란다.

● 책의 특징

1) 포괄적인 디지털 논리회로 설계 방법의 핵심 원리를 포함하였다. 즉, 기본 논리 네트워크, 조합회로, 순차회로 등에 대한 논리회로 합성 전 과정(불리언 대수와 논리회로 간소화부터 기술 매핑까지)을 망라하였다.
2) 디지털 논리회로 설계의 핵심 원리를 이해하기 쉽도록 다양하고 체계적인 방법를 이용한 예제와 실전 연습문제(상세한 문제 풀이 과정 함께 수록)를 제공하였다.
3) 난이도가 높은 디지털 논리회로 설계 최적화 해를 구하는 휴리스틱한 방법들을 알기 쉽게 소개하였다.
4) 산업체에서 사용하는 실전 CAD(컴퓨터를 이용한 설계) 소프트웨어 설치 매뉴얼, VHDL을 이용한 설계 예제 및 모의 검증을 포함하는 일련의 실습과정을 혼자서도 따라하기 쉽도록 상세히 기술하였다.
5) 실습 과정에서 실제로 사용가능한 지식의 기반 습득을 위한 목적으로 사용되는 문제 기반 학습 PBL(Problem-based learning) 운영 방법을 제시하였다. (부록 3 참조)

CHAPTER 01 디지털 시스템 설계 개요

1.1 디지털 시스템의 발전사 16
조지 부울(George Boole) 16
클로드 섀넌(Claude E. Shannon) 16
존 에커트(John P. Eckert)와 존 모클리(John Mauchly) 17
폰 노이만(von Neumann) 17
윌리암 쇼클리(William Bradford Shockley) 17
잭 킬비(Jack St. Clair Kilby)와 로버트 노이스(Robert Noyce) 18
1.2 Moore의 법칙 18
1.3 마이크로프로세서 20
1.4 컴퓨터를 이용한 설계(Computer Aided Design) 22

CHAPTER 02 디지털 시스템 설계 프로세스

2.1 디지털 회로란? 26
2.2 디지털 집적회로 설계 방식 28
Full Custom(완전 주문형) 설계 28
Semi-Custom(반 주문형) 설계 28
프로그래밍이 가능한 방식 29
멀티코어(Multi-Core) 32
2.3 집적회로 설계 합성 및 설계 단계 33
하드웨어 설계 단계 35
2.4 설계 공간(Design Space) 탐색 및 최적화(Optimality) 48
■ 연습문제 53

CHAPTER 03 디지털 논리회로 표현 방식

3.1 아날로그와 디지털 신호의 차이점 56
3.2 논리 1과 논리 0에 대한 전압 수준 영역 59
3.3 디지털 스위치(Switch) 61
3.4 논리 연산자(Logical Operators) 63
3.5 진리표를 이용한 논리회로 설계 표현 방식 63
3.6 Boolean Algebra을 이용한 논리회로 표현 방식 66
3.7 디지털 설계의 게이트 표현 방식 67
3.8 타이밍 다이어그램을 이용한 디지털 회로 표현 방식 69
3.9 디지털 회로의 블록을 사용한 표현 방식 70
■ 연습문제 73

CHAPTER 04 디지털 논리 게이트의 종류 및 구조

4.1 NAND 네트워크와 NOR 네트워크 83
4.2 CMOS 기본 논리 게이트의 동작 86
CMOS 인버터 88
CMOS NAND 게이트 89
CMOS NOR 게이트 90
4.3 일반 CMOS 논리 게이트 92
■ 연습문제 96

CHAPTER 05 논리 최소화(Logic Minimization)의 기초

5.1 불리언 대수(Boolean Algebra) 108
5.2 논리 함수를 게이트로 표현하는 방법 109
5.3 논리 함수 최소화의 목적 110
5.4 다양한 논리 구현 방법들 111
5.5 논리 최소화를 위한 불리언 대수 법칙 113
5.6 불리언 대수의 공리를 이용한 이론 증명(Proving Theorem) 방법 115
5.7 섀넌의 확장 이론(Shannon’s Expansion Theorem) 117
5.8 2-레벨 로직 정규 형태(2-Level Logic Canonical Form) 118
곱의 합 형태 118
합의 곱 형태 119
5.9 2-레벨 논리회로 최소화(Two-level Logic Minimization)의 기초 120
5.10 불리언 큐브(Boolean Cubes) 122
5.11 카노 맵 방법(Karnaugh Map Method) 124
카노 맵(Karnaugh Map) 예제(4 variables) 127
카노 맵을 이용한 최대항 최소화 128
돈 케어를 이용한 카노 맵(Karnaugh Map: Don’t Cares) 최소화 129
관련항, 주관련항, 필수 주관련항에 대한 정의 129
카노 맵을 이용하여 최소화된 곱의 합 구하는 알고리즘 130
5-변수 카노 맵 132
6-변수 카노 맵 132
■ 연습문제 135

CHAPTER 06 2-레벨 논리 최소화 알고리즘

6.1 2-레벨 논리회로 최소화 알고리즘의 복잡도 151
6.2 주관련항(Prime Implicant) 이론 153
6.3 테이블을 이용하여 주관련항(Prime Implicant)을 찾는 방법 154
6.4 퀸 맥클러스키의 논리회로 최소화 방법 156
6.5 에스프레소(Espresso) 알고리즘 162
6.6 2-레벨 논리회로의 POS 최소화 방법 168
■ 연습문제 173

CHAPTER 07 멀티-레벨 논리 합성

7.1 멀티-레벨 논리회로의 장점 186
7.2 불리언 함수를 NAND 또는 NOR 네트워크로 변환하는 방법 188
7.3 AOI를 이용한 멀티-레벨 논리 설계 191
7.4 논리 인수분해(Logic Factorization)를 이용한 멀티-레벨
논리 최적화 194
7.5 멀티-레벨 논리 최적화 알고리즘 195
인수분해 197
분해 199
치환과 역치환 200
추출 202
7.6 기술 매핑(Technology Mapping) 204
기술 매핑이란 205
트리분할을 이용한 기술 매핑 209
저전력기술매핑 212
7.7 BDD(Binary Decision Diagram) 213
섀넌(Shannon)의 확장이론 213
BDD 구축과정 214
BDD 간소화 방법 216
BDD를 이용한 다중기의 설계 219
BDD를 이용한 정형적 검증 220
■ 연습문제 223

CHAPTER 08 지연시간과 타이밍

8.1 게이트 지연시간의 개념 236
상승시간과 하강시간 237
게이트 지연이 발생하는 이유 239
8.2 조합회로에서의 지연시간 240
8.3 연결선 지연시간 단축 방법 242
8.4 지연시간을 이용한 펄스 발생기 설계 245
8.5 해저드(Hazard) 245
■ 연습문제 252

CHAPTER 09 조합 논리회로의 구현 기술

9.1 PLD(프로그래머블 로직 디바이스) 260
9.2 CMOS 트랜스미션 게이트를 이용한 멀티플렉서 설계 268
9.3 복호기(Decoder)의 설계 276
9.4 ROM(Read Only Memory)을 이용한 일반회로 설계 279
■ 연습문제 283

CHAPTER 10 논리 연산 회로

10.1 수 시스템(Number System) 305
Sign Magnitude 표현 방식 305
Two’s complement 표현 방식 307
부동 소수점 수(Floating Number) 308
10.2 이진수의 덧셈 308
기본 가산기 회로의 설계 311
리플 캐리 가산기의 설계 312
캐리 룩 어헤드 가산기의 설계 320
캐리 스킵(Carry Skip) 가산기의 설계 324
캐리 선택(Carry Select) 가산기의 설계 325
캐리 세이브 가산기의 설계 327
10.3 ALU(Arithmatic Logic Unit) 설계 329
10.4 곱셈기 설계 331
12 조합 곱셈기(Combinational Multiplier) 332
부스 곱셈기(Booth Multiplier) 335
■ 연습문제 338

CHAPTER 11 플립플롭, 레지스터와 클록

11.1 순차 네트워크(Sequential Network) 354
11.2 래치(Latch) 356
RS 래치(Latch) 356
Level sensitive RS 래치 359
Level sensitive D 래치 361
T 래치 362
JK 래치 363
11.3 플립플롭(Flip-Flop) 363
Master Slave JK F/F 366
Master Slave D F/F 367
11.4 레지스터(Registers) 369
기본 레지스터(Register) 369
11.5 시프트 레지스터(Shift Register) 374
시프트 레지스터(shift register) 374
11.6 카운터(counter) 377
2 나누기 카운터 377
4 나누기 카운터 378
8 나누기 카운터 379
비동기식 카운터 380
동기식 카운터 381
Binary up-counter 383
복잡한 카운터의 설계 384
F/F 종류에 따른 카운터 비교 388
11.7 시프트 레지스터(Shifter Register)와 클록 392
■ 연습문제 398

CHAPTER 12 유한상태 머신(Finite State Machine)

12.1 FSM의 구조 및 동작원리 414
12.2 자판기의 FSM 설계 417
12.3 Moore 머신과 Mealy 머신 422
12.4 스트링 패턴 인식기 424
12.5 교통신호 제어기 설계 428
12.6 FSM 상태 최소화 430
상태 최소화 기법: 행 매칭(Row Matching) 방법 433
관련항 차트(Implicant Chart)를 이용한 상태 최소화 4437
12.7 FSM 상태 할당 442
상태 할당의 복잡도 443
상태할당의 개선된 방법 446
원 핫 인코딩을 이용한 상태할당 450
FF의 종류에 따른 상태할당 450
■ 연습문제 456

부 록 503
부록 1. Modelsim_6.2g_webpack_설치매뉴얼 504
부록 2. HDL 실습 예제 520
부록 3. 문제기반학습(Problem-Based Learning) 소개 547